PCI Express 與 Xilinx 技術

PCI Express 的高性能低功耗集成塊

概述

概述

PCI Express (PCIe) 是一種通用串行互連,適用於通信、數據中心、企業、嵌入式、測量測試、軍事以及其它市場的廣泛應用。它可作為外設互連、芯片對芯片接口以及許多其它協議標準的橋接器。

Xilinx 可為 PCI Express 提供各種高性能、低功耗的集成塊,在眾多器件中作為經過強化的子係統。

此外,Xilinx 還提供 PCIe DMA 和 PCIe 橋接器軟硬 IP 塊,其可利用集成的 PCI Express 塊、帶有 PCI Express 連接器的板卡、連接套件、參考設計、驅動程序和工具,簡化實現基於 PCIe 的設計的過程。

請選擇一個器件係列,以便查看該係列的 Xilinx PCIe 解決方案組合。

Versal 解決方案

Versal 解決方案

利用 PCI Express 規範實現方案的係統在數據中心、通信和嵌入式應用中非常普遍。Versal® 架構中的多個連接選項采用基於標準的高級接口,直接支持用戶需求,關注其核心能力。Versal 架構中用於 PCI Express 的集成塊提供優異的高性能,與完全軟化的 IP 解決方案相比,不僅簡單易用,而且效率很高。Versal 架構集成四種 PCI Express 集成塊:

  • CPM5,該集成塊適用於支持 DMA 和 CCIX Rev. 1.1 的 PCI Express Rev. 5.0
  • PL PCIE5,一個用於 PCI Express Rev. 5.01的集成塊
  • CPM4,該集成塊適用於支持 DMA 和 CCIX Rev. 1.0 的 PCI Express Rev. 4.0
  • PL PCIE4,一個用於 PCI Express Rev. 4.0 的集成塊

補充說明:
1將集成塊與附加軟 IP 解決方案結合,以支持 CCIX。

CPM5、PL PCIE5、CPM4 及 PL PCIE4 與現在可用的 GTYP 及 GTY 收發器相結合,能夠以規範定義的數據速率進行接口運行。其範圍從一個信道 (Gen1x 1) 的每信道 2.5GT/s 到其額定最大鏈路配置,這可達到 8 信道 (Gen5x 8) 的每信道 32GT/s 以及 16 信道 (Gen4x 16) 的每信道 16GT/s。下表總結了 Versal 架構中用於 PCI Express 的集成塊的主要特征。請參閱Versal 架構與亚博平台网站是多少 說明書:概覽 (DS950),進一步了解基於可訂購器件、封裝及速度等級組合的可用資源和功能。

PCI Express 的 Versal 架構集成塊
CPM5 PL PCIE5 35CPM4 PL PCIE4
關聯
規格
PCIe Rev. 5.0
CCIX Rev. 1.1
PCIe Rev. 5.0
CCIX Rev. 1.1
PCIe Rev. 4.0
CCIX Rev. 1.0
PCIe Rev. 4.0
PCIe 最大通道數
鏈路配置
2 x Gen5x 8
Gen4x 16
2 x Gen4x 8
Gen5x 4
Gen4x 8
Gen3x 16
Gen4x 16
2 x Gen4x 8
Gen4x 8
Gen3x 16
PCIe 端口
支持的類型
EP, RP,
Switch
EP, RP,
Switch
EP, RP,
Switch
EP, RP,
Switch
Key PCIe
功能
SR-IOV
16PF / 4KVF
SR-IOV
8PF / 4KVF
SR-IOV
4PF / 252VF
SR-IOV
4PF / 252VF
可選
集成的 DMA
2 x QDMA
(4K 隊列)
- 選擇其一:
QDMA (2K 隊列)
XDMA
-
CCIX 數據速率
和功能
16GT/s, 20GT/s
25GT/s, 32GT/s
集成緩存
16GT/s, 20GT/s
25GT/s, 32GT/s
軟 IP 解決方案
16GT/s, 20GT/s
25GT/s
集成緩存
-

CPM5、PL PCIE5、CPM4 和 PL PCIE4 可以用於減少的鏈路配置,以優化亚博平台网站是多少 設計成本,支持最新封裝,降低電路板複雜性並縮減功率預算。此外,更少的鏈路配置還可支持更低的可編程邏輯資源利用率,這取決於用於擴展這些集成塊應用級功能的任何軟 IP 解決方案的性質。CPM5、PL PCIE5、CPM4 和 PL PCIE4 可配置為端點 (EP)、根端口 (RP) 和交換機端口類型。查看亚博平台网站是多少 指南 PG343亚博平台网站是多少 指南 PG346

Xilinx 可為 Versal 架構中用於 PCI Express 的集成塊提供預先驗證的高性能 DMA 和橋接子係統,從而可幫助用戶將設計投資集中在其最有價值的領域。所提供的 DMA 和橋接子係統選項包括:

  • CPM5,其不僅包含兩個 PCI Express 控製器,而且還集成 Xilinx IP 亚博平台网站是多少 係列的 QDMA 和橋接子係統的兩個實例。集成型 DMA 的使用是可選的,每個實例都是可獨立定製的。QDMA 子係統提供基於隊列的可擴展 DMA,能夠在低時延情況下移動大量數據,並支持企業級亚博平台网站是多少 通常需要的多個物理及虛擬功能。數據可通過內存映射技術(包括可編程片上網絡 (NoC))或流媒體技術移動到 Versal ACAP 靈活應變的引擎中。該子係統還包括 AXI 互聯的橋接功能。
  • CPM4,其不僅包含兩個 PCI Express 控製器,而且還集成 Xilinx IP 亚博平台网站是多少 係列的 QDMA/XDMA 和橋接子係統的一個實例。集成型 DMA 的使用是可選的,而且使用時,既可配置為 QDMA 子係統(如 CPM5 中的 QDMA 子係統),又可配置為 XDMA 子係統。數據可通過內存映射技術(包括可編程 NoC)或流媒體技術移動到 Versal ACAP 靈活應變的引擎中。該子係統還包括 AXI 互聯的橋接功能。
  • PL PCIE5 和 PL PCIE4 是用於 PCI Express 的獨特控製器,由 DMA 的軟 IP 實現方案以及通過 Vivado® 設計套件 IP 目錄免費提供的橋接子係統提供支持。

對於大多數用戶,所提供的 DMA 和橋接子係統是省時的基礎架構,提供高性能的全方位數據移動。查看亚博平台网站是多少 指南 PG343亚博平台网站是多少 指南 PG347。對於想要連接其自己的 DMA 和橋接子係統的用戶,可保存其驅動程序及應用軟件的投資,而對於想要使用終端應用的詳細知識來定製或優化功能的用戶,選項可以在包含 DMA 的集成塊中旁路 DMA。為了得到實現完全定製解決方案的終極自由度,Xilinx 還通過 Vivado IP 目錄為 PCI Express 提供了一個軟 IP 核 PHY,這可幫助設計人員將其自己的 PCI Express 控製器連接至所提供的 GTYP 和 GTY 收發器。

UltraScale+ 解決方案

UltraScale+ 解決方案

Xilinx 16nm UltraScale+™ 器件集成當今數據中心、通信和嵌入式應用所需的大量重要 PCI Express 特性。UltraScale+ 器件采用兩種集成塊:PCIE4 和 PCIE4C,大多數器件使用 PCIE4 模塊。

PCIE4 模塊符合 PCI Express 基本規範 v3.1,支持 Gen3 x16,還可針對較低鏈路位寬及速度進行配置。PCIE4 模塊不支持 Gen4 運行。

PCIE4C 模塊符合 PCI Express 基本規範 v3.1(支持達 8.0GT/s )(Gen3),與 PCI Express 基本規範 v4.0(支持達16.0GT/s) (Gen4) 兼容。此外,PCIE4C 模塊也符合 CCIX 基本規範 v1.0 版本 0.9,支持高達 16.0GT/s 的速度。PCIE4C 模塊在 Gen3 上支持多達 16 個信道,在 Gen4 上支持多達 8 個信道,可針對較低的鏈路位寬和速度進行配置,節省資源和電源。

某些器件(例如 Virtex UltraScale+™ HBM FPGA、Virtex UltraScale+ 58G FPGA )可能僅包含 PCIE4C 模塊,或者同時包含 PCIE4 和 PCIE4C 模塊。PCIE4C 模塊可同時實現 PCI Express 和 CCIX,而 PCIE4 模塊則隻能實現 PCI Express。

UltraScale 架構中 PCIe 的所有集成塊都可配置為端點或根端口。根端口可用於構建兼容根聯合體的基礎,允許通過 PCI Express 協議進行自定義芯片間的通信,並將 ASSP 端點器件(如以太網控製器或光纖通道 HBA 或 NVMe SSD)連接至 FPGA、MPSoC 或 RFSoC。

Integrated Block for PCI ExpressIP 基於硬件,並支持以下功能:

  • 在所有帶有 PCI Express 集成塊的器件中運行高達 Gen3 x16,並且在提供 PCIE4C 模塊的特定器件中與 Gen4 x8 兼容。如需了解所支持的特定鏈路寬度和速度,請查看所需 IP 的亚博平台网站是多少 指南(PG213PG195PG302)。有關 PCIE4C 模塊與 Gen4 x8 的兼容性的詳細信息,請參閱PG213
  • 支持單根 IO 虛擬化 (SR-IOV) 所需的 4 個物理函數和 252 個虛擬函數,以便共享 IO 資源。
  • 更多的標簽 (256),以支持可實現整體係統性能提升的更多請求。
  • 集成的 MSI-X 表

此外,Xilinx 還提供高性能 DMA 和橋接解決方案作為軟 IP:

  • Xilinx QDMA IP 子係統是我們領先的 PCIe DMA 解決方案。QDMA 支持具有可擴展隊列的多個物理和虛擬功能的 SR-IOV。此外,QDMA 還提供了 AXI Bridge 的功能。如需了解更多詳情,請參見亚博平台网站是多少 指南 PG302
  • Xilinx XDMA IP 子係統是麵向 PCIe 的傳統 DMA 解決方案,被客戶廣泛使用。此外,XDMA 還提供 AXI Bridge 的功能。如需了解更多詳情,請參閱亚博平台网站是多少 指南 PG195

為了得到實現完全定製解決方案的終極自由度,Xilinx 還為 PCI Express 提供了一個軟 IP 核 PHY,這可幫助設計人員將其自己的 PCI Express 控製器連接至所提供的收發器。

UltraScale 解決方案

UltraScale 解決方案

Xilinx 20nm UltraScal™ 器件集成當今數據中心、通信和嵌入式應用所需的大量重要 PCI Express 功能。

PCI Express 的集成塊IP 在芯片中硬化,支持:

  • 100G 應用的原生 Gen3 x8* 集成型 PCIe 模塊。
  • 支持 64 個 PCIe 請求標簽
  • 支持多達 32 個向量的多向量 MSI 和 MSI-X
  • 如需了解更多詳情,請查看{亚博平台网站是多少 指南 PG156

此外,Xilinx 還提供高性能 DMA 和橋接解決方案作為軟 IP:

* 如需了解所支持的特定鏈路寬度和速度,請查看所需 IP 的適用亚博平台网站是多少 指南(PG156PG195PG194

7 係列解決方案

7 係列解決方案

Xilinx 28nm 7 係列器件集成當今數據中心、通信和嵌入式應用所需的大量重要 PCI Express 特性。

PCI Express 的集成塊IP 在芯片中硬化,支持:

此外,Xilinx 還提供高性能 DMA 和橋接解決方案作為軟 IP:

* 如需了解所支持的特定鏈路寬度和速度,請查看所需 IP 的適用亚博平台网站是多少 指南(PG054PG055PG195

技術文檔

技術文檔

Default Default 標題 文件類型 日期