信號完整性

本頁上的資源旨在為您提供一切所需的信息，以便讓您在第一次使用 Xilinx FPGA 時便可實現可靠的係統級設計。

Xilinx 提供了大量技術文檔和仿真用工具。我們支持IBIS 和 加密 HSPICE 模型與設計套件。

特征尺寸的縮小以及對更低的功耗的需求，使內核電壓從標準的 3.3V 降至 0.9V。電壓和信號頻率的這種變化要求我們采用新的設計手段，並且需要考慮先前被忽視的電學影響。

• 將 FPGA 有效集成到 PCB 中的方法(PDF)
  一個係統級 PCB 設計流程概要，著重介紹了信號和電源完整性。與 Xilinx Virtex®-II Pro 係列及之前的所有器件有關。
• 信號完整性和高速 PCB 設計：問題、工具和方法(PDF)
  提供了一係列文章，探討了在亚博平台网站是多少 開發過程中解決信號與電源完整性失真問題的工具和方法。

Xilinx 7 係列 FPGA 提供了各種收發器亚博平台网站是多少 ，其數據運行速率範圍從 500Mb/s 直至 28Gb/s 不等。

Xilinx 的高速收發器提供了各種功能，可實現最佳的信號完整性。您可以通過使用下列功能來實現這一完整性：

• Tx 3 TAP 預加重
• Rx 線性均衡器
• Rx 高級的 DFE
• 低抖動 PLL
• 高分辨率的 2D 眼掃描

下列白皮書旨在向讀者介紹如何在 Xilinx 模型中使用多個 EDA 工具（如 Agilent ADS）來執行 FPGA 信號和電源完整性仿真。

電源完整性

• 使用 S 參數模型來進行 FPGA 電源完整性仿真(PDF)

高速串行收發器

• 使用 IBIS-AMI 在 FPGA 中進行 SerDes 通道仿真(PDF)
• WP419 -Xilinx 7 係列 FPGA 收發器中高速串行接口的均衡技術(PDF)

PCB 設計

• 7 係列 FPGA PCB 設計和引腳規劃指南(PDF)

設計帶有精密 IC（如 FPGA）的電路板時，計算 PCB 需要的 FPGA 數量很重要，反之亦然。您可以從下列資源中找到有關信號完整性、靜態和動態功率和 SSO 的相關信息：

• 管理同步轉換輸出（SSO）噪聲(PDF)
• 功耗計算器和估計器
  （包括 XPower 分析器）

分析和設計功耗，並為電流通路返回旁路電容選擇、功耗和穩壓器方麵的信息。

• 了解有關電源和 PDS的更多詳情

賽靈思提供了高密度封裝布線信息、詳細的 PCB 設計檢查清單和很多其它資源，來保證你設計 PCB 時考慮到了全部細節。

• 利用我們的 PCB 設計檢查清單 & 閱讀文章

• 查看 DVD 參考材料(PDF)